

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09045764 A

(43) Date of publication of application: 14.02.97

(51) Int. CI

H01L 21/768 H01L 21/28 H01L 21/3205

(21) Application number: 07190151

(22) Date of filing: 26.07.95

(71) Applicant:

MATSUSHITA ELECTRIC IND CO

LTD

(72) Inventor:

HIRAO HIDEJI NISHIWAKI TORU ISHIDA TETSUO HARADA TAKASHI

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57) Abstract

PROBLEM TO BE SOLVED: To form a high-melting-point metallic silicide in the bottom portion of the opening portion of a semiconductor device without increase of its resistance and its junction leakage.

SOLUTION: A manufacturing method comprises a process for forming titanium 6 both on the inner wall and bottom surface of an opening portion 5 on an insulation film 4 on a silicon substrate 1 and on the insulation film 4 Itself, a process for forming in succession titanium nitride 7 and tungsten 8 on the formed titanium 6 including the one inside the opening portion 5 in the temperature region wherein the formed titanium 6 and the silicon substrate 1 are not monocrystallized or polycrystallized by them reacting on each other, and a process for monocrystallizing or polycrystal silicifying at least one portion of the formed titanium 6 by a heat treatment.

COPYRIGHT: (C)1997,JPO

10 李森東東刊51

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開平9-45764

(43)公開日 平成9年(1997)2月14日


(51) Int.Cl. ⁶ H 0 1 L	01 /200	識別記号	庁内整理番号	FΙ			·-·-	技術表示箇序
	21/28			H01L 21/90		C		
	41/40	301		:	21/28	301	_	
	21/3205					301R		
	21,0200			21/88		R		
-				審査請求	未蘭求	請求項の数 6	OL	(全 8 頁)
(21)出願番号		特願平7 -190151		(71)出願人	000005	821		
(22) 出願日		平成7年(1995)7月	(72)発明者	大阪府 平尾 大阪府	門真市大字門真1006番地 松下電器			
				(72)発明者	西脇 和 大阪府門	『真市大字門真』	006番4	图 松下電器
					産業株式 石田 セ 大阪府門		VOC SIL I II	. W. T. 444 and
					産業株式	会社内	外1名	
					最終頁に続く			

(54) [発明の名称] 半導体装置及びその製造方法

(57)【要約】

【目的】 開口部底部において、抵抗上昇・接合リークなく高融点金属シリサイドを形成する。

【構成】 シリコン基板1上の絶縁膜4に形成された開口部5の内壁、底面及び絶縁膜4上にチタン6を形成する工程と、チタン6とシリコン基板1が反応により単結晶化あるいは多結晶化しない温度領域で開口部5内部を含むチタン6上に窒化チタン7とタングステン8を形成する工程と、少なくともチタン6の一部を熱処理によって単結晶化あるいは多結晶シリサイド化を行なう工程よりなる半導体装置の製造方法。



【特許請求の範囲】

【請求項1】トランジスタを有するシリコン基板と、前 記シリコン基板上に開口部を有する絶縁膜と、前記開口 部の底面において前記シリコン基板に接する単結晶ある いは多結晶構造の高融点金属シリサイド膜と、前記単結 晶あるいは多結晶構造の高融点金属シリサイド膜に接す る前記高融点金属シリサイドと同一の非晶質の高融点金 属シリサイド膜あるいは前記高融点金属と、少なくとも 前記開口部内部に形成されている導電膜とを備えている ことを特徴とする半導体装置。

【請求項2】半導体基板上に形成された絶縁膜に開口部 を形成する工程と、前記開口部の内壁、底面及び前記絶 緑膜上に高融点金属を形成する工程と、前記高融点金属 と前記シリコン基板の反応により高融点金属シリサイド を形成しない温度領域で少なくとも前記開口部内の前記 高融点金属上に導電膜を形成する工程と、その後熱処理 によって前記高融点金属の一部を前記シリコン基板と反 応させて高融点金属シリサイド膜を形成する工程とを有 する半導体装置の製造方法。

を形成する工程と、前記開口部の内壁、底面及び前記絶 緑膜上に高融点金属を形成する工程と、前記高融点金属 と前記シリコン基板の反応により高融点金属シリサイド を形成しない温度領域で少なくとも前記開口部内の前記 高融点金属上に導電膜を形成する工程と、ドライエッチ ングまたは研磨により前記絶縁膜表面の前記導電膜また は前記導電膜と高融点金属を除去し開口部内にのみ前記 導電膜と前記高融点金属による電極を形成する工程と、 その後熱処理によって前記高融点金属の一部を前記シリ コン基板と反応させて高融点金属シリサイド膜を形成す 30 る工程とを有する半導体装置の製造方法。

【請求項4】高融点金属がチタンであることを特徴とす る鯖求項2または3に記載の半導体装置の製造方法。

【賄求項 5】 導電膜が窒化チタンと前記窒化チタン上に 形成されたタングステンからなることを特徴とする請求 項2~4いずれかに記載の半導体装置の製造方法。

【請求項6】トランジスタを有するシリコン基板と、前 記シリコン基板上に開口部を有する絶縁膜と、少なくと も前記開口部の内部を含む領域に形成された高融点金属 のうち前記シリコン基板と接する部分において、前記高 40 融点金属とシリコン基板が反応することにより結晶もし くは多結晶構造の高融点金属シリサイドを形成する半導 体装置において、前記開口部の(深さ/直径)の値がウ エハ内において一定もしくはウエハ内でのパラツキが土 10%以下であることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置のコンタク ト電極及びその製造方法に関するものであり、特に開口

以上の開口部及びアスペクト比の異なる開口部におい て、安定して低抵抗かつ低接合リーク電流のコンタクト 特性を有する半導体装置及びその製造方法を提供するも のである。

[0002]

【従来の技術】半導体装置の微細化に伴い、半導体基板 と上層配線を接続するための開口部においては、その開 口部底部の面積の減少によってその接触抵抗が増大し、 半導体装置の特性に影響するようになってきた。その対 10 策として、高融点金属と基板シリコンとを反応させ、開 口部底面に高融点金属シリサイドを形成することによ り、低抵抗化を図っている(例えば、特開昭63-84 0 2 4)。この従来のコンタクト形成プロセスについ て、図7を用いて説明する。

【0003】図7において、1はシリコン基板、2はシ リコン基板1へのAs(砒素)、P(燐)、B(ボロ ン) 等のイオン注入と活性化熱処理により形成された不 純物拡散層、4はシリコン基板1上に形成された絶縁 膜、5は不純物拡散層2上の絶縁膜4に形成された開口 【請求項3】半導体基板上に形成された絶縁膜に開口部 20 部、6は開口部5内を含む絶縁膜4表面に形成されたチ gン(Ti)、7及び8はそれぞれTi上に形成された 窒化チタン(TiN)及びタングステン(W)、9はシ リコン基板1とTi6の反応によって形成された単結晶 あるいは多結晶のチタンダイシリサイド膜(TiSi2 膜)である。

【0004】まずシリコン基板1上にCVD法によって 絶縁膜4を形成し、フォトリソグラフィ技術及びドライ エッチング技術を用いて不純物拡散層2領域上に開口部 5を形成する(図7(a))。次に、図7(b)に示す ように、スパッタ法によりチタン6及び窒化チタン7を 順次堆積し、その後図7(c) に示すようにランプアニ ーラー等を用いた700°C程度の熱処理によって、開 口部5底部にTiSi29を形成する。さらに、CVD 法によってタングステン8を堆積し、エッチバックによ って開口部5以外の部分のタングステン8、窒化チタン 7、チタン膜 6 を除去し、窒化チタン 7 とタングステン 8による電極を形成する(図7(d))。次に、アルミ ニウム合金配線12を形成し、高信頼性のコンタクトを 得る(図7 (e))。

【0005】ここでTiは強い還元性があるため、シリ コン基板1上の自然酸化膜などを除去する作用がある。 通常は、アルミニウム配線形成後の400°C前後のシ ンター処理によって、Tiはシリコン差板と反応し、非 晶質のTiシリサイド(TiSi)を形成、同時に自然 酸化膜を除去する。このTiの還元作用によって、Ti /Si界面に存在する自然酸化膜などは、非晶質のTi Si中に取り込まれ、その結果TiSi/Si界面は清 浄な界面となり、低抵抗となる。また、p+不純物拡散 層においては、TiSiz/p+Si接合のパリアハイ 部の深さ/直径の比(以降、アスペクト比と呼ぶ)が3 50 トがTiSi/p+Siのそれよりも低いため、700

・C程度の熱処理でTiSi₂を形成することにより、さ らに低コンタクト抵抗を実現できる。

【0006】図10に、このTiSi2形成によるp+ 不純物拡散層に対するコンタクト抵抗低減の効果を示 す。図10において、実線及び点線はそれぞれTiSi 2∕p+Si及びTi∕p+Siのコンタクト抵抗を示 す。図10中の領域(ア)に示されるように、開口部5 底部にTiSi2を形成することによって、コンタクト 抵抗が低下していることがわかる。

【0007】ここで、n+不純物拡散層については、T 10 i S i 2の形成によってTiSi2/n+Si接合のパ リアハイトは高くなり、逆にコンタクト抵抗が上昇す る。しかし、それでも p +不純物拡散層と比べコンタク ト抵抗が低いため、問題とはならない。

[0008]

【発明が解決しようとする課題】しかしながら、本発明 者らは、上述の従来技術によれば図10中の領域(イ) すなわち開口部のアスペクト比が3以上において、Ti Si2/p+Siのコンタクト抵抗が急激に増大するこ とを見いだした。

【0009】上記の原因について、図8を用いて説明す る。図8において、(a)はTi及びTiN堆積後の断 面図、(b)はシリサイド化の熱処理後の断面図、11 は凝集したチタンダイシリサイド (TiSi2)、であ る。図8において、図7と同一の機能を有するものには 同一の符号を付してその詳細な説明を省略する。

【0010】スパッタ法でTi6を堆積した場合、図8 (a)に示すように、Ti腹6は絶縁膜4上に堆積され る膜厚に比べ、開口部 5 の底部では膜厚は薄くなる。こ の開口部5の底部に堆積されるTi6の膜厚は、開口部 30 5のアスペクト比が大きくなるに伴い薄くなる。したが って、図8(a)のようにTi6が薄い状態でシリサイ ド化の為の熱処理を行なうと、図8(b)に示すように TiSi2形成後、さらにTiSi2が凝集する。この凝 集したTiSi211の形成が、図10の領域(イ)で の抵抗上昇の原因と考えられる。この凝集の発生するT i 厚は、シリサイド化の熱処理条件に依存するが、開口 部底部で約10mm以下と考えられる。

【0011】このT·i S i 2の凝集現象は、サリサイド プロセスにおいても良く知られており、その対策の一つ 40 として、一般には30nm程度以上の厚いTiが用いら れている。しかし、微細化が進んだ開口部においては、 30 nm程度の充分に厚いTiを開口部底部に形成する ことは困難である。また、一方でTiが厚すぎても、接 合リークが発生するという課題がある。

【0012】このTiSi2形成による接合リークの発 生を、アスペクト比の異なる開口部が混在する場合につ いて、図9を用いて説明する。図9において、(a)は Ti及びTiN堆積後の断面図、(b)はシリサイド化 ベクト比の大きい開口部、15はアスペクト比の小さい 開口部を示している。図9において、図7と同一の機能 を有するものには同一の符号を付してその詳細な説明を 省略する。

【0013】アスペクト比の大きい開口部14におい て、良好な特性の得られる膜厚のTi6及びTiN7を スパッタ法で堆積すると、アスペクト比の小さな開口部 15の底部には、アスペクト比の小さい開口部15より も厚いTiが堆積される(図9(a))。

【0014】したがって、引続きTiSi2形成のため の熱処理を行なうと、非常に厚いTiSi2が形成さ れ、図9(b)のようにTiSizが不純物拡散層2と シリコン基板 1 界面の近傍に達し、接合を破壊してしま う。このように、開口部底のTi厚が厚くなりすぎて も、接合リークが発生してしまうという課題がある。こ れは、浅い不純物拡散層を有する半導体装置において顕 著になる。

【0015】本発明は、上記課題を解決するためになさ れたものであり、その目的とするところは、開口部底部 20 でのTi厚が薄い場合でも厚い場合でも、良好なコンタ クト特性を得られる半導体装置及びその製造方法を提供 することにある。

[0016]

【課題を解決するための手段】本発明の半導体装置は、 トランジスタを有するシリコン基板上に形成された絶縁 膜の開口部の底部において、前記シリコン基板と高融点 金属の接する部分で前記高融点金属の一部を熱処理によ って高融点金属シリサイドを形成することにより上記目 的が達成される。

【0017】本発明の半導体装置の製造方法は、トラン ジスタを有するシリコン基板上の絶縁膜に開口部を形成 する工程と、少なくとも前記開口部の内部に高融点金属 を形成する工程と、前記シリコン基板と前記高融点金属 が反応して単結晶あるいは多結晶の高融点金属シリサイ ドを形成する温度以下で前記開口部内部を含む前記高融 点金属上に導電膜を形成する工程と、熱処理によって前 記シリコン基板と前記高融点金属を反応させ高融点金属 シリサイド結晶もしくは多結晶を形成する工程と、前記 開口部上に配線層を形成する工程とを含有し、そのこと によって上記目的が達成される。

【0018】本発明の他の半導体装置の製造方法は、シ リコン基板上の絶縁膜に開口部を形成する工程と、少な くとも前記開口部の内部に高融点金属を形成する工程 と、前記シリコン基板と前記高融点金属が反応して単結 晶あるいは多結晶の高融点金属シリサイトを形成する温 度以下で前記開口部内部を含む前記高融点金属上に導電 膜を形成する工程と、ドライエッチングあるいは研磨等 によって前記絶縁膜表面の前記導電膜もしくは前記導電 膜と高融点金属を除去し開口部内部にのみ前記導電膜と の熱処理後の断面図、3はLOCOS分離、14はアス 50 前記高融点金属による電極を形成する工程と、熱処理に

よって前記シリコン基板と前記高融点金属を反応させ高 融点金属シリサイドの単結晶もしくは多結晶を形成する 工程と、前記開口部上に配線層を形成する工程とを含有 し、そのことによって上記目的が達成される。

【0019】本発明の他の半導体装置は、トランジスタ を有するシリコン基板上に形成された絶縁膜の閉口部の 底部において、前記シリコン基板と高融点金属を熱処理 によって反応させ、高融点金属シリサイドを形成する際 に、開口部の深さ/径の値を一定、もしくは前記深さ/

[0020]

ږ

【作用】本発明の他の半導体装置は、トランジスタを有 するシリコン上の絶縁膜に形成された開口部の底部にお いて高融点金属のすべてがシリサイド化していないた め、高融点金属シリサイドの凝集は発生せず、また接合 の破壊も起こらない。

【0021】本発明の半導体装置の製造方法は、シリコ ン基板と高融点金属の反応により開口部の底部において 単結晶もしくは多結晶構造の高融点金属シリサイドが形 20 コンタクト抵抗の上昇は発生しない。 成される温度以下で開口部内部に導電膜を形成する。そ の後熱処理によって高融点金属シリサイドを形成する が、開口部が導電膜で埋め込まれているため、すべてが シリサイド化しないため、前記高融点金属シリサイドの 凝集は発生せず、また前記高融点金属の厚さに係わらず 一定膜厚の高融点金属シリサイドが形成されるため、過 度のシリサイド化による接合の破壊も起こらない。

【0022】本発明の他の半導体装置は、絶縁膜の開口 部の開口部深さ/開口部径の値が一定もしくはその値の ッタ法あるいはCVD法等で形成した場合に開口部底部 での高融点金属の膜厚が各開口部で一定となり、熱処理 によって形成される高融点金属シリサイドの膜厚も各開 口部で一定であり、接合リークの発生しない電極を形成 できる。

[0023]

【実施例】

(実施例1)以下本発明第1の実施例における半導体装 置について、図面を参照しながら説明する。

【0024】図1及び図2は本発明の第1の実施例にお 40 ける半導体装置の断面図である。図1及び図2におい て、1はトランジスタを有するシリコン基板、2はシリ コン基板1へのAs(砒素)、P(燐)及びB(ポロ ン) 等のイオン注入と活性化熱処理で形成された不純物 拡散層、3はLOCOS分離、4はシリコン基板1上に 形成された絶縁膜、6は開口部内を含む絶縁膜4表面に 形成されたチタン(Ti)、7及び8はそれぞれTi上 に形成された窒化チタン(TiN)及びタングステン (W) 、9はシリコン基板1とTi6の反応によって形

iSi2)、10はシリコン基板1とTi6の反応によ って形成された非晶質のチタンシリサイド膜 (TiSi 膜)、14はアスペクト比の大きい開口部、15はアス ベクト比の小さい開口部である。シリコン基板には、ト ランジスタが既知の方法によって形成されているが、図 1 中では省略している。この点については、後述する図 3、図4、図5についても同じである。

【0025】図1及び図2において、従来例による課題 径の値のばらつきを±10%以下とした開口部を有する 10 15の底部のすべてのTi6がTiSi2にならず、ほ を説明した図8及び図9との相違点は、開口部14及び ほー定の膜厚のTiSi2膜とTi及び非晶質のTiS iで構成されていることである。

【0026】したがって、図9に示される従来例のよう に底部においてTiの膜厚が異なる開口部14及び15 が存在しても、Tiの一部のみがTiSi2となるた め、Ti Si 2は厚くは形成されず、結果的には接合の 破壊の発生を防止することができる。

【0027】また、図8のように開口部底部のTiの膜 厚が薄い場合においても、凝集反応まで至らないため、

【0028】(実施例2)以下本発明第2の半導体装置 の製造方法について図面を参照しながら説明する。

【0029】図3は本発明の半導体装置の製造方法を説 明する工程断面図である。図3において、図1と同一の 機能を有するものには同一の符号を付してその詳細な説 明を省略する。

【0030】図3(a)に示されるように、シリコン基 板I上にAs、P及びB等の不純物をイオン注入し、活 性化のための熱処理を行い、不純物拡散層 2 を形成す ばらつきが $\pm 10\%$ 以下であるため、高融点金属をスパ 30 る。そして、シリコン基板1上に絶縁腺4を堆積し、フ ォトリソグラフィー及びドライエッチング技術を用いて 開口部5を形成する。

【0031】次に、スパッタ法によってチタン(Ti) 6を堆積する(図3(b))。引き続き図3(c)に示 すように、スパッタ法によって窒化チタン(TiN) 7 を堆積し、化学気相成長法(CVD法)によってタング ステン (W) 8を堆積する。

[0032] ここで、Ti 6、Ti N7及びW8は、T i 6とシリコン基板 1 の反応によって単結晶あるいは多 結晶のTiSi2を形成する温度である約500℃以下 で形成し、TiSi2の形成を防止する。なぜなら、T i 形成中もしくは形成後に、約500°C以上に加熱さ れると、Ti6はシリコン基板1とシリサイド化反応 し、TiSi2を形成する。その結果として、TiSi2 9の凝集や接合破壊を引き起こすからである。

【0033】次に、TiN7とW8による金属電極を形 成した後、ハロゲンランプなどによってシリコン基板1. を少なくとも 5 5 0 ℃以上に加熱し、TiSi2 9 を形 成する(図3 (d))。ここで、Ti6とシリコンとの

ø

į

ン基板1側よりTiSi2の成長が始まる。また、その 反応は堆積膨張を伴う反応である。したがって、開口部 5を金属電極で埋め込んだ後に熱処理を行うと、TiS i2を形成し堆積膨張しようとする力と金属電極で押さ える力が釣り合うところで反応は終了する。このように 開口部5の底部のシリコン基板1と接する極薄い範囲の みでTiSi29が形成され、TiSi2の凝集や接合破 壊を防止できる。コンタクト抵抗はこのTiSi29と シリコン基板1との界面で決まるため、抵抗低減の為に は極薄いTiSi2で十分である。

【0034】最後に、Ti6、TiN7及びW8をパタ ーニングして低抵抗かつ接合リークのない半導体装置を 得る。

【0035】ここでは、Ti6、TiN7及びW8をパ ターニングして配線を形成したが、ドライエッチングあ るいは化学機械研磨(CMP)等によって開口部5内部 以外の各膜を除去し、図4に示すようにアルミニウム合 金等の低抵抗な金属で配線を形成しても良い。

【0036】(実施例3)以下本発明第3の実施例にお

【0037】図5は本発明第3の実施例における半導体 装置の製造方法を説明する工程断面図である。図 5 にお いて、図1と同一の機能を有するものには同一の符号を 付してその詳細な説明を省略する。

【0038】図5 (a) に示されるように、シリコン基 板1上にAs、P及びB等の不純物をイオン注入し、活 性化のための熱処理を行い、不純物拡散層 2 を形成す る。そして、シリコン基板1上に絶縁膜4を堆積し、フ

【0039】次に、スパッタ法によってチタン(Ti) 6 を堆積する(図 5 (b))。引き続き、図 5 (c)に 示すようにスパッタ法によって窒化チタン(TiN)7 を堆積し、化学気相成長法 (CVD法) によってタング ステン (W) 8を堆積する。そして、ドライエッチング あるいは研磨等によって開口部 5 内部以外の各膜を除去 し、Ti6、TiN7及びW8よりなる金属電極を形成 する。ここで、上記の第2の実施例と同様の理由によ り、Ti6、TiN7及びW8の堆積温度は、500℃ 40 以下とする。

【0040】そして、開口部5内部に金属電極を形成し た後、ハロゲンランプなどによってシリコン基板1を少 なくとも550℃以上に加熱し、TiSi29を形成す る。このようにして、開口部5の底部のシリコン基板1 と接する極薄い範囲でTiSi2が形成される(図5 (d))

【0041】最後に、図5 (e) に示すように、アルミ ニウム合金をパターニングして低抵抗かつ接合リークの ない半導体装置を得る。

【0042】以上のように本実施例においても、上記の 第2の実施例と同様に開口部5内をTiN7やW8によ り埋め込んだ後にTiSi29を形成しているため、T iSi2による凝集や接合破壊を防止できる。

【0043】(実施例4)以下本発明第4の実施例にお ける半導体装置について図面を参照しながら説明する。

【0044】図6は本発明の第4の実施例における半導 体装置を説明する断面図である。図 6 において、1 6 は 深さが $A_{\mu m}$ で径が $a_{\mu m}$ の開口部(A)であり、17は 10 深さがBμmで径がbμmの開口部 (B) である。図1と 同一の機能を有するものには同一の符号を付してその詳 細な説明を省略する。

【0045】図6に示されるように、トランジスタ等が 形成されているシリコン基板 1 上の絶縁膜 4 にフォトリ ソグラフィー及びドライエッチング技術を用いて開口部 16、17が開口される。その後、チタン(Ti)、窒 化チタン (T i N) 、タングステン (W) 及びアルミニ ウム合金配線が形成される。このとき、各開口部の(深 ける半導体装置の製造方法について図面を参照しながら 20 ため(例えば、図 6 においては、A / a = B / b であ さ/径)の値(アスペクト比)が等しく形成されている る)、スパッタ法やCVD法によって形成されたTiの 開口部底での膜厚がほぼ等しくなる。そして、最適な膜 厚のTi6のよって、TiSi2を形成することによ り、接合リークのない、低抵抗なコンタクトが形成でき る。ここで、(深さ/径)の値を一定としたが、実際に は試作のばらつきを考慮して、(深さ/径)の値が±1 0%以下であれば良い。

【0046】以上のように、各開口部の(深さ/径)の ォトリソグラフィー及びドライエッチング技術を用いて 30 のないTiSi₂をより確実に形成することができる。 値の誤差を10%如何に揃えることにより、接合リーク 【0047】なお、上記第1の実施例から第4の実施例

において、開口部の底部においてシリコン基板と高融点 金属の反応により高融点金属シリサイドを形成したが、 ポリシリコン配線やタングステンシリイド (WSix) 配線等のシリコンを含有する配線でも良い。

【0048】また、高融点金属をTiとしたが、シリサ イドを形成できるV, Cr, Fe, Co, Ni, Zr, Nb, Mo, Ru, Rh, Pt等の高融点金属でも良

[0049]

【発明の効果】本発明によれば、少なくとも開口部内部 に高融点金属を形成し、単結晶あるいは多結晶シリサイ ドが形成される温度以下で開口部内部を金属電極で埋め 込んだ後、熱処理によって単結晶あるいは多結晶高融点 金属シリサイドを形成することにより、高アスペクト比 の開口部やアスペクト比の異なる開口部が混在している 場合でも、接合リークのない低抵抗なコンタクトが形成 できる。

【図面の簡単な説明】

【図1】本発明第1の実施例における半導体装置の断面

図

٠

【図2】本発明第1の実施例における半導体装置の断面

【図3】本発明第2の実施例における半導体装置の製造 方法を示す工程断面図

【図4】 本発明第2の実施例における半導体装置の断面

【図5】本発明第3の実施例における半導体装置の製造 方法を示す工程断面図

【図 6】 本発明第 4 の実施例における半導体装置の断面 10 i S i 2)

【図7】従来の半導体装置の製造方法を示す工程断面図

【図8】従来の半導体装置の断面図

【図9】従来の半導体装置の断面図

【図10】従来の技術により形成されたコンタクトの開

3 LOCOS

口部径とコンタクト抵抗の関係を示す図

【符号の説明】


- 1 シリコン基板
- 2. 不純物拡散層
- 3 LOCOS
- 4 絶縁膜
- 5 開口部
- 6 チタン (Ti)
- 7 窒化チタン (TiN)
- 8 タングステン (W)
- 9 単結晶もしくは多結晶のチタンダイシリサイド (T

10


- 10 非晶質のチタンシリサイド (TiSi)
- 11 凝集したチタンダイシリサイド (TiSi2)
- 12 アルミニウム配線
- 14 高アスペクト比の開口部
- 15 低アスペクト比の閉口部
- 16 開口部
- 17 開口部

【図1】

14 高アスペクト比のコンタクトホール 15 低アスペクト比のコンタクトホール (a)



[図3]



1 シリコン基板 10 非晶質のTiSi


) 9 単結晶あるいは多結晶のTiSiz

(c)

[図6]


16 コンタクトホール (A) シタクトホール (B)

(d)




【図9】

(a) 熱処理前




(b) 熱処理後



【図10】

P+不純物拡散層に対するコンタクト抵抗



フロントページの続き

(72)発明者 原田 剛史

大阪府門真市大字門真1006番地 松下電器 産業株式会社内